Architektura RISC
RISC (ang. Reduced Instruction Set Computing) to typ architektury procesora, który powstał w latach 70. XX wieku na Uniwersytecie Berkeley oraz w badaniach Johna Cocke. RISC został wprowadzony jako alternatywa dla architektury CISC, charakteryzującej się rozbudowaną listą rozkazów, z których większość pozostawała nieużywana w praktycznych zastosowaniach.
Badania wykazały, że znacząca część wykonywanych instrukcji w programach to proste operacje, takie jak przypisania oraz wywołania podprogramów. W odpowiedzi na te obserwacje, RISC wprowadza kilka kluczowych zmian:
Cechy architektury RISC
- Redukcja liczby rozkazów: Zredukowana do kilkudziesięciu instrukcji, co upraszcza dekodowanie.
- Uproszczone tryby adresowania: Większość operacji realizowana jest za pomocą rejestrów, co upraszcza schematy kodowania.
- Ograniczona komunikacja z pamięcią: Dedykowane instrukcje load (załaduj) i store (zapisz) służą do przesyłania danych między pamięcią a rejestrami.
- Zwiększona liczba rejestrów: W architekturze RISC dostępnych jest znacznie więcej rejestrów (np. 32, 192, 256) w porównaniu do CISC (np. x86, gdzie dostępnych jest 8 rejestrów).
Pierwszym procesorem opartym na architekturze RISC był RCA1802. Obecnie powszechnie stosowane procesory, takie jak Intel i AMD, są z perspektywy programisty klasyfikowane jako CISC, jednak w rzeczywistości ich rdzeń działa w oparciu o RISC. Rozkazy CISC są konwertowane na mikrorozkazy (ang. microops), które są następnie realizowane przez blok wykonawczy RISC, co zwiększa wydajność całego systemu.
Przykłady architektur RISC
- Alpha
- AMD 29000
- ARM
- Atmel AVR
- IBM 801
- Intel i860
- Intel i960
- Motorola M88000
- MIPS
- PA-RISC
- PowerPC
- RISC-V
- SPARC
